ASML：Hyper-NA EUV为半导体下个十年重要变化，但关键在成本

缩小芯片的晶体管尺寸，这对于芯片性能的持续发展至关重要。因此，半导体产业正在研究各种方法来缩小晶体管的尺寸。未来几年，芯片制造商将采用ASML最新的High-NA EUV微影曝光设备，借以进行3纳米后期造节点的技术发展。但接下来呢？ ASML表示，目前正在发展Hyper-NA，并寻找尚未定义的新工具，这些工具将在2030年之际开始获得采用，为未来的芯片生产技术提供动力。

ASML首席技术官Martin van den Brink在ASML 2023年年度报告中表示，NA值高于0.7的Hyper-NA微影曝光设备无疑的是一个发展芯片生产技术的机会，而且从2030年左右开始获得应用。预计，Hyper-NA微影曝光设备可能与逻辑芯片最相关，并且将提供比High-NA微影光设备更实惠的解决方案。而对ASML来说，关键是Hyper-NA正在推动整体EUV发展平台，以改善成本和交货时间。

ASML目前的EUV工具包括具有0.33 NA光学组件，可实现13.5 nm临界尺寸的标准EUV微影曝光机。它足以通过单次曝光图案，产生26 nm的最小金属间距和25-30 nm尖端到尖端的近似互联空间间距。这些尺寸足以满足4/5纳米节点制程的生产需求。尽管如此，业界仍然需要3纳米的21-24nm间距，这就是为什么台积电的N3B制程技术被设计为使用标准EUV双图案列以打印尽可能最小的间距，但是这种方法将会相当昂贵。

具有0.55 NA光学器件的下一代High-NA EUV微影曝光设备将达到8nm的临界尺寸，这足以提供产生约16nm的最小金属节距，对于小于3纳米的节点技术就非常有用，并且根据Imec的设想预计，这即使对于1纳米节点技术，也能提供解决方案。



然而，未来金属间距将变得更小，甚至将小于1纳米的情况下，芯片制造商将需要比High-NA EUV微影曝光设备更复杂的工具，这就是为何需要开发出具有更高数值孔径投影光学组件的Hyper-NA EUV微影曝光设备的原因。ASML首席技术官Martin van den Brink指出，公司正在研究Hyper-NA技术的可行性。不过，尚未做出最终决定。

增加投影光学组件的数值孔径是一个成本高昂的决定，其中涉及对微影曝光设备的设计需要进行重大改变。特别是这包括机器的物理尺寸、并需要开发许多新组件，还有成本增加的因素。ASML最近透露，标准数值孔径EUV Twinscan NXE售价约为1.83亿美元，而High-NA EUV的Twinscan EXE的售价约为3.8亿美元或更高。

至于，接下来的Hyper-NA微影曝光设备的成本预计将会更高的情况下，ASML必须解决两个问题，就是Hyper-NA微影曝光设备是否可以在技术上实现，以及对于领先的逻辑芯片制造商来说是否在成本上负担得起。当前，全球只剩下三个领先的逻辑芯片制造商，包括英特尔、三星代工和台积电。日本的Rapidus尚未发展成为有能力的竞争对手。因此，虽然需要Hyper-NA EUV微影曝光设备，但它必须价格合理。

Martin van den Brink曾经指出，Hyper-NA微影曝光设备最终是否导入的决定，将取决于ASML能够降低成本的程度。然而，在ASML与客户讨论了Hyper-NA EUV微影曝光设备的必要性和可行性之后，客户使用Hyper-NA EUV微影曝光设备来大规模生产逻辑和内存芯片的技术条件已经存在，这预计将是下一个十年半导体产业的重要变化。