台积电宣布3纳米正式量产，2纳米落脚竹科中科按进程进行

芯片代工龙头台积电，展现深耕台湾的决心，29日假南部科学园区芯片18厂新建工程基地举行3纳米量产暨扩厂典礼，台积电与供应商、营造协助伙伴、各级政府、台湾半导体协会以及学术界代表，共同见证台积电在先进制程缔造的重要里程碑。

台积电表示，在台湾深耕3纳米先进技术及扩建产能，位于南部科学园区的芯片十八厂为台积电生产5纳米及3纳米制程技术的超大芯片厂 (GIGAFAB Facilities)。29日，台积电宣布3纳米制程技术已顺利进入量产，具备良好的良率，并为第八期芯片厂上梁。

台积电芯片18厂全厂区投资金额总计超过新台币1兆8,600亿元，创造超过2万3,500个建筑工作机会，以及超过1万1,300个直接的高科工作机会。台积电除了在台湾持续扩建3纳米产能，在美国的第二期建厂也同步展开。台积电预估3纳米制程技术量产第一年带来的收入将优于5纳米在2020年量产时的收益，并预计3纳米制程技术将在量产5年内将释放全世界约1.5兆美元终端产品的价值。



台积电也预告台积电全球研发中心将于2023年第二季在新竹科学园区正式开幕，预计将可进驻八千位研发人员，而目前准备中的2纳米芯片厂，分别落址新竹与中部科学园区，共计六期的工程皆依计划持续进展中。

台积电董事长刘德音于典礼致词时表示，台积电保持技术领先，同时深耕台湾，持续投资并与环境共荣。3纳米量产暨扩厂典礼展现了台积电在台湾发展先进技术及扩展先进产能的具体作为，我们自期与供应链上下游一同增长，培养未来人才，从设计到制造、封装测试、从设备、到材料，为世界释放出最具竞争力的先进制程技术、可靠的产能驱动未来科技的创新。



台积电强调， 3纳米制程技术在性能、功耗及面积 (PPA) 及晶体管技术上,为业界最先进的半导体逻辑制程技术，是继5纳米 (N5) 制程技术之后的另一个全时代制程。相较于N5制程技术，台积电3纳米逻辑密度将增加约60%，或者在相同速度下功耗降低30-35%，并可支持创新的TSMC FINFLEXTM架构。

台积电这两年因为挖矿怕是赚了不少