力挺台积电2纳米发展，新思科技EDA解决方案助缩短上市进程
就在台积电于2023技术论坛上表示，旗下2纳米制程在2025年推出之际，将会是全世界最领先的先进制程之后，新思科技宣布与台积电合作，在满足新一代系统单芯片 (SoC) 的严格设计目标的情况下，在台积电最先进的N2制程中提供数字与定制化设计EDA流程。
新思科技指出，相较于N3E制程，台积电的N2制程采用纳米片 (nanosheet) 晶体管结构，在相同功耗下可提升速度达15% ，或在相同速度下可减少30%的功率，同时还能提高芯片密度。新思科技对整体EDA技术的大量投入让设计人员能够快速启动N2制程设计，不仅为SoC带来差异化同时也能缩短上市进程。
台积电设计基础架构管理部负责人Dan Kochpatcharin表示，台积电与新思科技协助双方客户在台积电最先进的N2制程中通过新思科技完整的EDA解决方案，实现一流的设计结果。双方长期的合作帮助创新者在各式应用中满足或超越最严苛的产品设计目标；这些应用包括高性能计算、行动和人工智能等。
新思科技EDA业务群策略与产品管理副总裁Sanjay Bali说道，新思科技和台积公司持续推进半导体技术，在最新的N2制程上挑战设计物理的极限。在台积电N2制程中运用新思科技数字与定制化设计流程能让设计人员大大受益于台积电N2制程的先进功能，并缩短上市进程。
新思科技强调，获认证的EDA和IP解决方案在台积电3纳米制程技术的成功，创建了双方在N2上的合作基础，迄今已有数十家业界领先公司借此成功实现投片 (tape-out)。新思科技的客户可依赖经认证的数字与定制化设计流程、新思科技基础IP和接口IP以及新思科技芯片生命周期管理 (SLM) 的芯片内 (in-chip) 制程、电压和温度 (PVT) 监控IP来提升N3设计。而有意将N4和N5设计转移到N3E的设计人员则可利用新思科技EDA模拟迁移流程，有效率地在不同制程节点中重复使用同一设计。 也是绝了{:11_490:}
页:
[1]