台积电2024年导入High-NA EUV用于2纳米制程
外媒报道，台积电目标是2025年量产2纳米（N2）制程，现阶段是3纳米（N3）产量和良率提升，是世界最先进芯片制造技术。台积电强调，2023年量产更具效益的N3E制程，满足客户需求。
随着先进制程发展，近期台积电研发和技术高级副总裁米玉杰分享更多资讯。台积电下阶段将转向有更大镜头的微影曝光设备，2024年导入High-NA EUV微影曝光，一般认为用于2纳米芯片制造。
报引导用ASML介绍，有高数值孔径 （High-NA） 的新型EUV曝光微影系统，提供0.55孔径，与0.33孔径透镜EUV系统相较，不但精准度提高，也可达更高分辨率，完成更小晶体管设计，同时每小时超过200片芯片产能，对市场的量产需求大有帮助。
英特尔已宣布采购业界首部High-NA微影曝光设备TWINSCAN EXE:5200系统，2025年使用High-NA的EUV微影曝光设备生产。台积电2024年拿到High-NA EUV微影曝光设备后，初期仅用于研发协作，会照要求调整，适当时候再大规模生产。
与3纳米制程节点不同的是，2纳米制程节点将使用Gate-all-around FETs（GAAFET）晶体管技术，使2纳米制程节点比3纳米制程节点提升10%~15%性能，功耗降低25%~30%。预估2纳米制程2024年底做好风险生产准备，2025年底量产，客户2026年就能收到首批芯片。 在3纳米制程的芯片制造技术刚趋于成熟的时候，台积电就开始积极准备向2纳米制程技术迈进了。 芯片越来越薄了~
页:
[1]